RISC-V – Potenziale eines offenen Standards für Chipentwicklung
Die Chipkrise Anfang 2020 hat deutlich gezeigt, wie empfindlich abhängig die deutsche und europäische Industrie von der Zulieferung mikroelektronischer Bauelemente ist. Obgleich die Bedeutung der Mikro-elektronik für die Innovationskraft Europas von Fachleuten immer wieder betont wurde, kam es zu einer Mangelsituation, welche wesentliche Industriezweige bedrohte. Als Reaktion auf diese Situation wird der European Chips Act voraussichtlich im Jahr 2023 verabschiedet und die Ansiedlung von Chipfertigungen in Europa forciert.
Neben der Fertigung muss auch die Fähigkeit für innovative Chipentwicklung durch entsprechende Fachkräfte als wichtiges Element der technologischen Souveränität Europas gestärkt werden. Die offene Befehlssatzarchitektur „RISC-V“ ist in diesem Kontext eine vielversprechende Komponente, da viele Randbedingungen proprietärer Befehlssätze wegfallen. Viele erwartete Vor- und Nachteile lassen sich in vergleichbarer Form bei Open-Source Ansätzen im Softwarebereich finden.
Da RISC-V durch eine sehr variable Architektur gekennzeichnet ist, sind eine Vielzahl an verschiedenen Anwendungsfällen denkbar. Um die Chancen und Risiken der verschiedenen Szenarien bewerten zu können, sollen im Rahmen des Projektes Anwendungsszenarien analysiert werden und daraus Gestaltungsoptionen für Entscheidungstragende in Wirtschaft und Politik abgeleitet werden.
Projektgruppenmitglieder
- Prof. Dr. Christoph Kutter, Fraunhofer EMFT
- Prof. Dr. Wolfgang Ecker, Infineon Technologies AG
- Werner Ertle, Intel Corporation
- Dr. Tobias Helbig, NXP Semiconductors Germany GmbH
- Prof. Dr.-Ing. Ulf Schlichtmann, Technische Universität München
- Prof. Dr.-Ing. Georg Sigl, Fraunhofer AISEC
- Alexander Stanitzki, Fraunhofer IMS
- Prof. Dr.-Ing. Stefan Wallentowitz, Hochschule München